1. SDRAM Configuration (By SPD): ·¥ÀÇ Å¸À̹ÖÀ» ¸ÂÃß´Â °÷À¸·Î, ·¥ ¼Óµµ¿¡ ¸Â´Â ½Ã°£À» ¼±Åà ±âº»°ªÀº SPD(Serial Presence Detec)Àε¥, ÀÌ°ÍÀº ´ëÀÀ Ŭ·°, CAS ·¹ÀÌÅϽà µî ¸Þ¸ð¸®¿¡ °üÇÑ Á¤º¸¸¦ ±â·ÏÇÏ°í ÀÖ´Â ÀÏÁ¾ÀÇ ROMÀ̹ǷΠÀ̸¦ Åä´ë·Î ÇÒ °ÍÀ» °áÁ¤ÇÑ´Ù.
2. SDRAM CAS Latency Time (2T): .SD·¥ÀÇ CAS(Column Address Stobe)¸¦ ¼³Á¤ÇÏ´Â Ç׸ñÀ¸·Î, ¸Þ¸ð¸®ÀÇ ¿ ¾îµå·¹½º¸¦ ÁöÁ¤ÇÏ´Â ½ÅÈ£. Áï, CAS¿¡¼ µ¥ÀÌÅ͸¦ Ãâ·ÂÇϱ⠽ÃÀÛÇÒ ¶§±îÁöÀÇ Å¬·°¼ö¸¦ ÀǹÌÇÑ´Ù. SD·¥¿¡¼ ¹ÙÀÌ¿À½º ¼³Á¤ °¡´ÉÇÑ °ÍÀ¸·Î´Â ¸ÞÀκ¸µåÀÇ Ä¨¼Â°ú µ¿ÀÛ¸ðµå. ¾×¼¼½º ¼Óµµ, Ŭ·° ÁÖÆļö µîÀÌ ÀÖ´Ù.
3. SDRAM RAS to CAS Delay (3T): Çà¹æÇâ ¾×¼¼½º(Row Access Strobe)¿¡¼ ¿¹æÇâ ¾×¼¼½º(CAS)·Î ÀüȯÇÏ´Â µ¥ °É¸®´Â Ŭ·° »çÀÌŬÀÇ ÇÕ°è RAS¿¡¼ CAS·Î º¯È¯Çϴµ¥ °É¸®´Â Ŭ·° »çÀÌŬÀÇ ½Ã°£À» ¼³Á¤ÇÏ´Â °ÍÀ¸·Î ÀÛÀ»¼ö·Ï ÁÁÁö¸¸ ¿¡·¯°¡ »ý±â¸é ½Ã°£À» ´Ã·Á ÁÖ¸é µÈ´Ù.
4. SDRAM RAS Percharge Time: µ¥ÀÌÅ͸¦ Àо ÈÄ SD·¥À» ´Ù½Ã ¾×ƼºêÇÑ »óÅ·ΠÇؼ RAS¸¦ ¼³Á¤ÇÒ ¼ö ÀÖÀ» ¶§±îÁö ÇÊ¿äÇÑ Å¬·°¼ö¸¦ ³ªÅ¸³½´Ù. ¹°·Ð ¼öÄ¡°¡ ³·Àº ÂÊÀÌ °í¼ÓÀÌ´Ù.
DRAMÀÇ ¸®ÇÁ·¹½¬¸¦ À§ÇØ ÀüÇϸ¦ ÃæºÐÈ÷ ÃæÀüÇϱâ À§ÇÑ ½Ã°£À» ÁöÁ¤ÇÏ´Â Ç׸ñÀÌ´Ù.
RAS(Row Address Strobe) ½ÅÈ£¿¡ ÇÒ´çµÈ CPU Ŭ·°ÀÇ ¼ö¸¦ ¼±ÅÃÇØ¾ß Çϴµ¥, ÀÌ Å¬·°Àº ÀÛÀ»¼ö·Ï ÁÁÀ¸¹Ç·Î °¡Àå ÀÛÀº 3À» ¼±ÅÃÇÏ¸é µÈ´Ù. ¸¸¾à 3À» ¼±ÅÃÇßÀ» ¶§ ¹®Á¦°¡ »ý±ä´Ù¸é 4·Î ´Ã·ÁÁÖ¸é µÈ´Ù.
5. DRAM Date Intergrity Mode: ÀϹÝÀûÀÎ 64ºñÆ® DIMMÀ» »ç¿ëÇÒ °æ¿ì¿¡´Â Non-ECC·Î, ¿¡·¯ º¸Á¤ ±â´ÉÀÌ ÀÖ´Â 72ºñÆ® DIMMÀ» »ç¿ëÇÒ °æ¿ì¿¡´Â ECC·Î ¼³Á¤. ECC µ¿¾È ´ÜÀÏ ºñÆ®ÀÇ °ËÃâ°ú ´ÙÁß ºñÆ® ¿¡·¯, ´ÜÀÏ ºñÆ®¿¡·¯ÀÇ È¸º¹À» Çã¿ëÇÏ´Â DRAM ECCÀÇ »ç¿ë ¿©ºÎ¸¦ °áÁ¤
ªÀº±Û Àϼö·Ï ½ÅÁßÇÏ°Ô.