최대 PCI Express 레인 수 궁금점인데요~~

바램쓰   
   조회 2890   추천 0    

 보통 일반 데스크탑용 시퓨 스펙표에보면~~

i9-9900k 시퓨 스펙에 최대 PCI Express 레인수가 16레인 되어있고요`~

지원 칩셋인 z370칩셋 기준으로 최대 PCI Express 레인수가 24 레인되어있더라고요`~

그러면~~해당 칩셋 보드랑 해당 시퓨 사용시~~~ 총 사용가능 레인수는 24에 16 더해서 

총 40레인 사용가능하다는것으로 이해하면 되는것인지요??


짧은글 일수록 신중하게.
댕댕이 2022-08
예.. 그렇기는 한데..
이게 써본 사람만 아는데 칩셋 밑에 이것 저것 연결한게 좀 삐리합니다.
칩셋 레인은 없다 생각하고  CPU 레인만 x8 x8 이렇게 쪼개 쓰던가 해야합니다.
칩셋 밑에는 기가 랜카드 정도만 연결하는게 좋습니다. 최신 보드가 구형 제온보다 못한게 레인수입니다.
     
바램쓰 2022-08
아하`~~감사합니다`~^^
맞습니다.

다만, 칩셋 쪽은 24레인이라 할지라도 데이터시트 또는 보드사에서 제공하는 Block Diagram을 보면 레인을 서로 공유하는 포트들 또는 이미 다른 장치가 할당되어 존재하기 때문에,
실질적으로 사용할 수 있는 레인은 24레인보다 적을 것 입니다.
     
바램쓰 2022-08
아하`~고맙습니다`~^^
칩셋에서 나오는건 온보드 장치들이 사용 및 공유하기때문에 온전히 24레인이 pcie 슬롯으로 나오지 않습니다.
보통 pcie 슬롯으로는 4~8레인 정도 뽑더군요.
nvme 에 8레인 정도 할당되고..
보드마다 죄다 다르기때문에 블럭다이어그램 확인 필수입니다.
또한 cpu에 칩이 dmi(pcie에서 살짝다른...) 3.0 8레인으로 붙어있기때문에 오버헤드를 무시한 칩 전체 최대 가용 대역폭은 pcie3.0 8배속과 동일합니다.
     
바램쓰 2022-08
아하`~감사합니다`~~^^
김준연 2022-08
레인 문제는 조금 복잡한게, CPU가 직접 관할하는 레인이 있는 반면 칩셋이 관할하는 영역도 있습니다. 예전에는 그래픽카드용 PCI-E 16배속 레인만 CPU가 관할했지만 AMD ZEN 아키텍처부터는 추가적으로 주변기기(M.2 슬롯 등)와 SATA/USB의 일부까지 CPU가 관할해 버리기에 문제가 복잡합니다.

그래서 도대체 어느 슬롯이 어디의 관할이며 실제 이 성능을 제대로 낼 수 있는지 보려면 블록 다이어그램을 봐야 하며, 최소한 메인보드 설명서의 각 슬롯이 어디의 관할인지, 그리고 다른 슬롯과 공용으로 사용하지 않는지 확인해야 문제가 생기지 않습니다.
     
바램쓰 2022-08
아하`~감사합니다`~~ ^^
바램쓰 2022-08
시간내시어 댓글 달아주신분들꼐 감사드립니다`~^^
열심히 댓글 내용들 공부해야겠습니다`~^^

일빠로 제가 사용중인 보드 블럭다이어그램을 찾아봐야겠습니다`~^^
그렇다고 딱히 보드에 이것저것 주렁주렁 달아쓸것은아니고 그저 글픽하나~에
사스 카드나 사타 확장장치정도밖에 추가할게 없는지라`~
다만 그래도 레인수가 많으면 뭔가 든든한 그런 심리적 안정감에`~ㅎㅎㅎ
그이유로 얼마전 업어온 x299보드에 결국엔 8기가 8개 다채워서 풀백맹길었습니다``ㅠㅠ
구닌 2022-08
9세대 CPU는 직결 16레인 + DMI 3.0 X4해서 총 가용 대역폭은 3.0 20레인입니다
인텔의 경우 11세대부터 M.2용 4레인이 직결 CPU-칩셋간 대역폭이 DMI 3.0 8레인으로 향상됐습니다
12세대의 경우 DMI 4.0 8레인입니다

칩셋에서 다수의 레인을 제공하긴하나 기본적으로 장치가 쓰는레인빼면 실질적으로 반정도 가용가능하고 그나마도 부하가 많을경우 CPU - 칩셋링크 대역폭에 짤립니다
제온프로 2022-08
i9에 16레인만 준것은
게임용이나 오버클럭용으로 쓰라는 것이죠잉.

딥러닝이나 시뮬레이터. 연산기.등
이런것은 제온 쓰라는 것이죠..

비겁하고 비열한 인텔...
     
술이 2022-08
암드도 비슷합니다. 더 필요하면 쓰레드리퍼나 에픽 쓰라 이거죠.
     
영산회상 2022-08
암드도 같아서...
     
김은호 2022-08
cpu가 지원하는 pcie레인수, 즉 I/O핀수가 많아지면 그만큼 칩이 커지고(제온과 에픽급이 칩이 크고 핀수가 많은 이유) 많아진 만큼 그게 정상동작하는지 테스트해야할 대상도 늘어납니다. 사실 최근이라고 해도 200나노이하 세대부터 칩자체의 제조비용보다 테스트비용이 더 커져서 핀을 아무생각없이 늘렸다간 cpu가격 장난아니게 뜁니다. 더군다나 커진만큼 불량날 확률도 커져서 내부코어트랜지스터와 외부 핀까지 이어지는 경로에 조금만 불량만 나도 그칩은 엔드유저용 바이패스 경로가 있지않는한 불량판정나서 수율도 안나오죠. 수율이 안나온다=가격 상승요인입니다. 물론 모든 cpu를 64레인 이상으로 생산하면 제온급 cpu도 규모의 경제로 가격이 떨어지겠지만 현재 컨슈머용보다는 가격이 많이 올라갈걸요? 그래도 우리입장에서는 레인수를 좀 더 늘려주길 원하지만 제조사 입장에서는 제조단가와 트레이드오프관계에서 잘 저울질 하겠죠.
박문형 2022-08
PCIe는 돈 입니다..
흑기사 2022-08
일반 데스크탑/노트북 기준으로 칩셋쪽 pcie 레인에 연결되면 뭘 하든지간에 쓸 수 있는 최대 대역폭이 pcie 4x 못넘어갑니다.
pcie 8레인 사용하는 장치가 연결되었다 해도 칩셋에서 나온 pcie 레인에 연결되면 4레인분 속도밖에 안나온다는 얘기입니다.
인텔이나 AMD나 CPU-칩셋 연결 대역폭은 pcie 4x 분량입니다.
dateno1 2022-08
CPU Lane - PCH 연결용 숫자 + PCH Lane = 가용이 됩니다

그리고 PCH연결 말고도 보드의 NIC나 기타 하드웨어를 구현하는데도 일부 소비하므로 일부 줄어듭니다 (SATA 꽉 채우면 일부 보드는 여기 할당하는것도 빼야 합니다)

문젠 최대치가 높다고 그만큼 포트가 다 붙어있는지는 별도의 문제입니다 (비싸서 그런지 싼 보드는 최대만큼 안 달린 경우도 많습니다)

이외에 바로 위에도 적혀있지만 CPU-PCH의 대역폭=PCH의 모든 Lane의 합계 속도 상한입니다 (예를 들어 370 PCH가 24라 적혀있더라도 CPU-PCH의 대역폭은 DMI 3.0 x4이므로 3.0 x4를 나누어서 쓰는겁니다)

물른 PCIe 포트가 많으면 맘이 편해지고, 확장성땜에 편해지긴하는데, 가격이 비싸지고, 저런식으로 상한이 있으므로 고속 장치 달땐 주의해야 합니다 (이런거에 민감한 경우 최저 Z로 가서 CPU Lane 포트 개수 늘리시던지, 제온같은 서버용 가세요)

참고로 당연한 애기지만 신형일수록 CPU Lane 증가는 물른이고, DMI같은 PCH쪽 버전도 올라가다보니 유리합니다

디스크 컨트롤러처럼 좀 느려도 되는걸 PCH쪽 Lane 할당된 포트에 달고, 그래픽처럼 좀 민감한넘을 CPU Lane에 연결하시면 될듯합니다


QnA
제목Page 4914/5718
2015-12   1743731   백메가
2014-05   5212376   정은준1
2022-07   2094   유호준
2013-12   4791   거니네
2019-10   24692   준컴덕
2021-01   3725   파리대왕
2011-07   6179   무아
2013-12   3999   김건우
2015-04   4487   미담
2022-08   2043   미수맨
2011-07   6697   가빠로구나
2017-05   8983   epage
2013-12   5591   김황중
2016-06   5287   풍경1
2019-10   3028   김승권
2022-08   2891   바램쓰
2011-07   8341   song05
2021-01   5708   monan
2021-02   3049   도카비
2018-09   3135   너의남자
2011-08   6369   미수맨
2024-04   1378   이과가되고…