dateno1 2023-09

현제 구조로는 원자 1개보다 작은 구조물로 구성할 수 없습니다

이매망량2 2023-09

찾아보니 원자의 크기가 대략 0.1nm던데 맞나요?

dateno1 2023-09

원자마다 다릅니다

그리고 이미 원자 몇개단위의 두께로 배선 만들었는지라 이 이하 내려가면 절연성능같은것부터 의심스러워집니다

현제로선 2~3나노정도가 한계일꺼라고 합니다

댕대루 2023-09

SI단위로는 나노 다음이 피코이지만 0.1나노에 해당하는 옹스트롬이라는 단위도 있습니다. 인텔은 2나노 공정을 20옹스트롬이라 부르고 있고요.

이매망량2 2023-09

그럼 옹스트롬까지 공정을 낮출수는 있나요?
이론상으로?

댕대루 2023-09

엄.. 그것까지는 정확히 모르겠네요.. 다른 분들께서 답변을..

제온프로 2023-09

불량이 많아지죠.. 데이터가 변질 되거나..

안정적인 컴퓨터는 10 나노 이하로 하면 않된다는 이야기가 많았었죠..

선폭이 너무 가까와 전자들이 옆 도선으로 터널링 하는게 늘어 납니다.
그럼 값이 변하여 데이터 오염.

에러가 늘어나면 에러 보정하는 기술이 발전해야 합니다.

그래서 오버클럭 하면 에러가 막........ 늘어납니다.
에러 보정 하다가 결국은 프리징.---------

에어컨 없는
여름은 클럭을 좀 낮추거나 ,,
전압을 올려주거나,,
코어 갯수를 줄이거나
하여 시스템의 안정성을 보충해 줍니다.

이매망량2 2023-09

순정으로 쓰면 예전에 종종 보이던 블루스크린도 없어서
공정이 낮아지면 안정성도 증가하나 싶었는데 그건 아니였나보네요.

궁금한게 공정이 낮아지면 전압 올리기가 좋고 오버클럭하기도 좋다고 하던데
이건 단순히 기술의 발달로 반도체가 더 많은 전압을 감당하게 된걸 착각하게 된걸까요?
아니면 에러가 일어나도 걍 에러보정 기술로 땜빵하게 된걸까요?

timeleaf 2023-09

공정이 낮아지면 면적과 발열이 줄어들어서 저항이 낮아지고 더 높은 전압을 감당 가능합니다

이매망량2 2023-09

그런거였군요
감사합니다

엠브리오 2023-09

https://en.wikipedia.org/wiki/Metric_prefix

1/1000 씩 단위가 내려갑니다.
밀리(1/10^3) -> 마이크로(1/10^6) -> 나노(1/10^9) -> 피코(1/10^12) -> 펨토(1/10^15)
원자핵의 크기가 1.6펨토 ~ 15펨토 정도이니 극미세 공정은 아마도 1나노 혹은 수백 피코단위가 한계치일것으로 봅니다.

이매망량2 2023-09

그럼 그 이후엔 어떻게 끌어올릴지가 고민이겠네요

화란 2023-09

저전력은 숙명입니다.

지인들 삼전, 하닉 설계현직, 설계출신들 종종 만나는데 쉬링크+저전력 은 그만둘때까지 항상 생각하는것이라고 하네요 ㅎ

이매망량2 2023-09

근데 그것이 물리학적으로 한계에 붙이치면
과연 그다음은 어떻게 될까요?

whoami1 2023-09

애초에 공정 이름은 물리적인 두깨랑은 무관한 마케팅 용어로 바뀐지 오래라... 충분히 피코라 이름붙은 공정이 나올 수 있죠.

이매망량2 2023-09

몆년전에 인텔이 인텔 팹의 이름을 바꾸면서 바뀐것 같은데 그사건 맞죠?

whoami1 2023-09

아뇨. 45nm였나... 아무튼 한참 전부터 그랬던걸로 압니다

이매망량2 2023-09

생각보다 역시가 깊군요...

상석하대 2023-09

가능할지 ASML본사 사람에게 물었는데요.
여태 응답이 안 오네요.

이매망량2 2023-09

거기서도 답을 모르나보네요

상석하대 2023-09

내년에 1.8나노 장비가 출시된다고 하구요.
1나노는 EUV에서 X선으로 바꿔야 가능하다고 하는데요.
식각이 관건이라고 합니다.
"1나노 넓이의 회로를 수직으로 연결하려면 1나노폭에 구멍을 뚫어(식각)서 수직으로 전기신호가 흘러야되는데 노광기술이 아무리 뛰어나도 식각(에칭)공정이 따라주지 못하면...답이 없지, 현실적으로 불가능"
ASML이 주식회사다 보니,
이익실현과 주주가치를 우선하여,
이에 반하는 것은 하지 않는다고 합니다.
1나노 이하 장비개발이 그렇답니다.
어디선가(삼성, TSMC) 투자를 하면 할지도 모른다고 합니다.

이매망량2 2023-09

삼성이나 TSMC는 시도한다면 하겠지만
수익성은 보장못한단 거네요

상석하대 2023-09

뚜렸한 상업적인 동기가 있어야 하지 싶어요.
복잡계라서 ASML뿐만 아니라 AMAT, 램리서치, TEL에 돈많은 삼성이나 TSMC가 투자를 해야만 하겠지요.

짱짱맨 2023-09

40~50년후에는 되겟죠 ㅎㅎㅎ 반도체가 나올때 나노가 될꺼라고 생각했을가요 ㅎㅎㅎ

이매망량2 2023-09

거기까진 생각 하긴 힘들었겠네요 ㅎㅎ

제온프로 2023-09

실리콘 반도체의 수명이 거의 다 온 것이죠.

새로운 것이 나와야죠..

흑기사 2023-09

3나노부터 양자터널링 때문에 현재 방식 그대로는 불가능하다고 하네요. 구체적인 원리는 아래에.
https://allgo77.tistory.com/45

이매망량2 2023-09

쉽게 요약하자면

입자의 크기는 매우작아 에너지장 사이의 작은 틈을 지나갈수 있다.

이렇게 해석하면 되겠네요

감사합니다

달광이 2023-09

이게 혹시 양자 역학얘긴가요?
유튜브 보다 보면 양자가 위치가 바뀌어 있고 뭐 그런 얘기들 나오던데..

흑기사 2023-09

넵. 그 이하크기부터는 입자가 아닌 파동의 성질이 강해져서 그렇습니다.
파동인 전파는 벽을 지나면 약해지긴 하지만 뚫고 지나가듯이
그 이하 크기부터는 전류가 파동 비슷한 성질이 되서 도체에 전류가 흐르면 절연물 너머에 있는 연결되지 않는 도체에도 약하게나마 흐르는 일이 생깁니다.

piloteer 2023-09

whoami1님이 말씀하셨다시피, 저 nm값 자체가 그냥 마케팅 용어이기 때문에 큰 의미를 둘 수가 없습니다. 뭐 진짜로 1 nm 이하의 이름을 붙인 게 나와도 저도 놀라지 않을 듯 합니다.

반도체라는게 "x nm 공정" 이라고 모든 구간이 다 그 값에 맞추어지는 게 아니고 실제로는 디자인 룰에 따라, 원하는 성능에 따라 여러 크기가 다른 부분들이 혼재합니다. 그래서 "여기저기 공정을 잘 최적화를 하다 보면" 저 값과 상관없이도 더 작고 효율적인 칩을 만들 수 있게 되고요, 그걸 자랑하기 위해 언제부턴가 공정의 nm값을 임의로 갖다붙이기 시작했습니다. 이게 이렇게 된 지 이제 십년도 더 되었습니다. 이마저도 옛날엔 그래도 나름의 정당성을 따졌는데 요즘엔 지멋대로 붙이는 느낌이 심합니다. 예를 들어 삼성의 7nm와 5nm는 실질적으로 같은 물건입니다. 그냥 운용 경험을 기반으로 기존 공정을 더 잘 활용할 수 있게 한 것일 뿐이고, 공정의 물리적인 정밀도 자체에는 그다지 개선이 없었습니다.

뭐 이것도 언젠가 한계는 오겠고 요즘 슬슬 진짜 발전이 느려지는 게 보이고는 있습니다만.. 뭐 원리가 원자 크기가 어떻느니 그런 건 아니라는 것입죠. 애초에 숫자 자체가 뻥이라서... 마케터들이 더 이상 정당화할 수 없다고 느끼는 때가 멈추는 때일 겁니다.

자세한 건 위키칩스 설명 참고 바랍니다. https://en.wikichip.org/wiki/technology_node

제온프로 2023-09

동의합니다.
  맞아요..
마케팅 용어가 되버렸어요..

구차니 2023-09

질문을 위한 질문인가요?
굳이 장난하자면
2 nm 는  2000pm 로 표기하면 피코단위라 할 수도 있습니다. 마켓팅이란 그런거죠.. (응? )

현재도 선로폭이 좁아져서 말이 많아
높이를 세우는 3d 공정으로 가고 있습니다.
선로폭이 좁아지면 저항이 높아지고, 양자터널링으로 인해 이상한데로 전류가 흘러버립니다. 그러면 반도체로서 작동을 못하겠죠.
기술은 발달하고 어떻게든 피할 방법을 찾으려 하겠지만
현재로서는 수직 증축 외에는 가시권내의 기술이 없을 듯 합니다.
초전도 반도체와 상온 초전도 도선이 존재한다고 해도 1nm 미만 크기로 전류가 누설이 없을지도 모르는 상황이니까요.
초전도는 대개 대전력 송신쪽이라는 느낌입니다만, 상온 초전도가 되면 시도해볼지도 모르겠습니다.

김은호 2023-09

몇나노 같은 용어는 가장 안쪽 코어 트랜지스터의 게이트의 너비, 즉 MOS트랜지스터의 근간이 되는 소스와 드레인간의 길이를 얘기하고 있다고 봐도 무방합니다.  윗분이 말씀하신대로 칩은 전부 한자리수 나노로 이루어진 게 아니고 코어 트랜지스트를 연결할 윗단의 배선들은 수십nm, 크게는 um까지 커집니다. 그래야 물리적으로 선을 뽑아다가 외부의 보드에 박죠. 다시 얘기를 돌아와서 채널, 이게 길이가 짧아져야 반응속도가 빨라지고, 연달아 파라미터를 맞추기위해 자동적으로 소스드레인 사이의 전자이동을 컨트롤역할을 하는 게이트-채널 사이의 절연막의 두께도 짧아집니다(=on전압이 낮아져 같은 저항값이라도 V=IR공식에 따라 전류가 낮아져 소비전력 감소=발열감소). 모식도는 mos trnasistor 위키 찾아보세요.

이해하기 쉽게 좀 억지를 붙인 설명이었습니다.

그리고, 원자핵 크기가 0.x나노 수준이고 이건 수백 피코입니다. 윗분이 말한 터널링 효과는 전자흐름을 맘대로 제어하지 못하고 절연막사이의 길이가 너무나 짧아져 그냥 전자가 지맘대로 뚫고 가버리는 현상때문에 문제입니다. 이게 뭐가 문제냐면 가령 메모리에 비트 0을 기억해둬야할 게 지맘대로 1로 뒤집혀버릴 수 있습니다. 그게 무슨작업이든 계산결과가 지맘대로 엉망이 되어버려서 컴퓨터로서 못써먹습니다. 이건 집적소자를 이루는 원리 또는 재료가 확 바뀌지 않는한 피코단위로는 못갑니다. 지금도 구조를 요리조리 잘 짜서 겨우겨우 조금씩 낮추고 있는거지 물리적으로 거의 한계점에 다다랐습니다.

김은호 2023-09

소비전력을 줄이는 방법 중 하나는 실리콘 반도체에서 SIC나 GaN같은 놈으로 바꾸면 소비전력감소효과가 있죠.
습니다(단순히 재료만 바꾼다고 해결되는 건 아닙니다 그냥 얘시입니다) 하지만 이건 아직 비싸서 고주파나 파워용도에만 쓰이고 플래시 메모리나 프로세서 등에는 아직 사용안합니다. 누설전류가 수십펨토 나노암페어라도 요즘 큰 칩은 수십억개 트랜지스터가 달려있어서 다 합하면 누설전류도 암페어단위로 나오기에 나노암페어도 무시못하죠.

만들 일은 없겠지만 상상으로 Ga2O3같은 엄청 넓은 밴드갭을 가진 재료로 최신의 최고성능 cpu를 같은 코어수 같은 클럭으로 만들면(코어 트랜지스터 선폭을 동일하기 맞추고 공정은 다 바뀌어야겠지만 다 해결했다치고) 성능은 유지하며 소비전력은 대폭 줄어들어 N100급 또는 그 이하가 될 수도 있습니다.

김은호 2023-09

광자는 빛이라서 단위가 훨씬 더 큽니다. 엑스선이나 감마선을 쓰지않는 이상 반사거울이나 볼록오목렌즈나 화이버마냥 빛을 정햐진 길만 따라가게끔 해주는 waveguide로 다룰 수 있는 게 대충 파장이 자외선이상의 긴 파장입니다.

재료를 무슨 수 나노 단위로 저런 위의 광학계를 구성했다쳐도 이렇게 작은 단위로 만들면 자신의 파장보다 짧은 거리라서 상호작용으로 어찌 다룰 수 있기 이전에 그냥 재료를 뚫고 나가버립니다.

그 모든 가시광선을 투과하지 못하는 금속들도 수nm두께로 만들면 색깔이 있긴 하지만 뚫어버려서 투명하게 보입니다.

이상 대충 궤변에 가까운 설명